Tematyka proponowanych zajęć podzielona jest na trzy ściśle ze sobą powiązane zagadnienia. Pierwsze z tych zagadnień (przedmiot: „Języki opisu sprzętu”) dotyczy dwóch najbardziej popularnych języków opisu systemów cyfrowych: VHDL i Verilog. Dla ustalenia uwagi główny nacisk zostanie położony na język VHDL jednak ze względu na nie dającą się zaniedbać popularność języka Verilog, omówione zostaną również i jego podstawowe cechy i konstrukcje. Przedmiot „Jezyki opisu sprzętu” wprowadzi pewne podwaliny pod realizację dwóch kolejnych przedmiotów i zagadnienia jedynie zasygnalizowane na zajęciach z tego przedmiotu będą utrwalane i rozwijane na zajęciach z dwóch pozostałych przedmiotów. Na zajęciach z przedmiotu „Układy rekonfigurowalne” omówiona będzie architektura i specyfika tego typu układów, ze szczególnym naciskiem na układy FPGA. Zademonstrowana zostanie metodologia projektowania i weryfikacji systemów bazujących na rozmaitych układach konfigurowalnych, jednak zajęcia praktyczne skupią się na układach Spartan 3 firmy Xilinx i środowisku projektowym Xilinx ISE Design Suite, jako na reprezentatywnych przedstawicielach szerokiej gamy podobnych produktów. Trzeci przedmiot dotyczył będzie implementacji w układach FPGA istniejących już, parametryzowalnych komponentów (IP-cores), w tym głównie procesorów (soft processors). W ten sposób uwypuklona zostanie elastyczność układów rekonfigurowalnych oraz łatwość, z jaką można je wykorzystywać do budowy systemów o rozmaitych wymaganiach czasowych i sprzętowych. Praktyczna część zajęć będzie realizowana w oparciu o zestawy ewaluacyjne HW-SPAR3A-SK-UNI-G z układem XC3S700A oraz komercyjne narzędzia wspierające proces projektowy (Project Navigator, PlanAhead, Timing Analyzer, iMPACT, ChipScope Pro, Xilinx Platform Studio, Xilinx Software Development Kit, ISim, ModelSim), jednak dla własnych potrzeb w trakcie trwania zajęć oraz w czasie dalszej praktyki inżynierskiej studenci będą mogli korzystać z darmowych odpowiedników większości z tych narzędzi, co znacznie podnosi atrakcyjność proponowanego bloku.